向著更低功耗、更高性能的電池供電型系統(tǒng)發(fā)展的趨勢毋庸置疑。對于電池電源而言，消費(fèi)者希望便攜式電子產(chǎn)品能夠以“更低電量執(zhí)行更多功能”，同時(shí)，眾多工業(yè)產(chǎn)品也開始轉(zhuǎn)而采用電池供電。數(shù)字信號處理器(DSp)常用于要求高性能的應(yīng)用領(lǐng)域，從而導(dǎo)致時(shí)鐘運(yùn)行速度不斷提升。任何需要高速運(yùn)行并集成成百上千萬晶體管的處理器都需要盡可能地降低功耗。過去10年來，架構(gòu)創(chuàng)新與低功耗策略推動DSp處理能力不斷加強(qiáng)，MIpS性能不斷提升，同時(shí)，其他性能參數(shù)也在迅速得到改進(jìn)。在這種情況下，由于具備這些更高性能的DSp，諸如手機(jī)與超便攜式音頻播放器等基于DSp的系統(tǒng)的電池使用壽命總體上有了穩(wěn)定而顯著的提升。頭戴式耳機(jī)與其他便攜式消費(fèi)類音頻設(shè)備是要求最佳電源效率的重要范例。此外，工業(yè)與醫(yī)療產(chǎn)品也在不斷向支持高級功能的高集成度便攜式設(shè)備方向發(fā)展。這些設(shè)備的電源要求在很大程度上與超便攜式消費(fèi)類電子產(chǎn)品相似。在DSp技術(shù)取得快速發(fā)展的同時(shí)，微控制器（MCU）系統(tǒng)面臨著不斷降低功耗的壓力。相對于DSp，MCU在降低功耗方面擁有自己獨(dú)特的優(yōu)勢，例如，其晶體管數(shù)量較少，時(shí)鐘速度較低，而且通常工作電壓也較低。不同于用微安計(jì)算的DSp，電源優(yōu)化的現(xiàn)代MCU的待機(jī)電流可以納安計(jì)。盡管DSp的性能大大超過MCU，而且在電源方面也得到了顯著優(yōu)化，但芯片設(shè)計(jì)人員在省電方面可做的畢竟有限。常規(guī)性認(rèn)識在延長電池使用壽命方面，系統(tǒng)設(shè)計(jì)工程師的常識是“一顆芯片肯定比兩顆芯片好”。他們的想法簡單而直接，認(rèn)為芯片間的通信肯定比片上通信的功耗大，兩顆芯片的晶體管數(shù)量明顯大于集成了對等功能的單顆芯片。不過，常識未必總是正確的。隨著DSp開始集成如加速器、專用通信模塊與網(wǎng)絡(luò)外設(shè)等片上功能，其功能對于系統(tǒng)設(shè)計(jì)人員來說也正變得越發(fā)強(qiáng)大和實(shí)用。但是，如果芯片僅僅為了執(zhí)行簡單的常規(guī)處理或監(jiān)管程序就保持開啟的話，就會產(chǎn)生大量無謂的功耗。決定電池使用壽命的是系統(tǒng)的平均流耗，而非既定時(shí)間的瞬時(shí)流耗。因此，要延長電池使用壽命，就必須降低平均流耗。器件處于運(yùn)行狀態(tài)時(shí)，典型的高端處理器支持時(shí)鐘縮放及其他降低功耗的特性，但如果處于非工作狀態(tài)，器件就很難擁有出色的節(jié)電性能了。眾多高性能處理器在停止模式下的耗電量達(dá)到50～100μA以上。盡管乍看起來這種電流消耗還是可以接受的，但要知道，這是處理器停機(jī)時(shí)的持續(xù)耗電，而且不通過外部重啟的話就不能執(zhí)行任何任務(wù)。對這種處理器及其他較高端處理器來說，保持低功耗狀態(tài)，同時(shí)又能激勵(lì)或執(zhí)行系統(tǒng)或進(jìn)行監(jiān)管任務(wù)，這時(shí)功耗為數(shù)十毫安。這就是說，如果系統(tǒng)依賴高端處理器來執(zhí)行監(jiān)管任務(wù)，電池的使用壽命不過幾天而已。但是，如果通過其他器件來實(shí)施系統(tǒng)和監(jiān)管功能，而這種器件又可管理主處理器的電源，那么系統(tǒng)的平均電流消耗就可顯著降低。就某些應(yīng)用而言，用MCU取代DSp執(zhí)行系統(tǒng)監(jiān)管任務(wù)是一種非常明智的設(shè)計(jì)決策。明確雙處理器系統(tǒng)架構(gòu)是否是正確的選擇取決于眾多因素。應(yīng)用本身是最重要的因素，因?yàn)榇蠖鄶?shù)設(shè)計(jì)方案還要考慮到空間與成本的局限性。舉例來說，供電監(jiān)控、復(fù)位監(jiān)管以及電源排序等都是系統(tǒng)需要的最基本的監(jiān)管功能。當(dāng)前眾多SoC都具備多條電源軌，上電時(shí)必須進(jìn)行適當(dāng)排序才能正常運(yùn)行。固定功能器件可執(zhí)行所有上述功能，但卻不能滿足系統(tǒng)的其他要求，也不能在不需要時(shí)關(guān)閉主處理器。以小型的低功耗微控制器取代固定功能器件可增加管理主處理器電源的功能，同時(shí)還能實(shí)施排序、監(jiān)控以及監(jiān)管等功能。低引腳數(shù)的低功耗微控制器正好能實(shí)現(xiàn)這種功能。舉例來說，德州儀器(TI)推出的MSp430F20x1與MSp430F20x2兩款器件均屬14引腳的微控制器，并分別帶有一個(gè)比較器和10位ADC。它們的待機(jī)流耗不足1μA，而且運(yùn)行時(shí)的電流也不過幾百微安。

圖1小型微控制器管理主處理器的電源排序，并實(shí)施電源管理

圖1顯示了一個(gè)小型微控制器控制主處理器的電源排序、實(shí)施電源管理的實(shí)例。微控制器上的軟件例程可根據(jù)正確順序啟動主處理器調(diào)節(jié)器，并通過內(nèi)部ADC來確認(rèn)電源軌達(dá)到適當(dāng)電壓的時(shí)間。不需要主處理器時(shí)，可通過調(diào)節(jié)器的關(guān)斷特性來關(guān)閉主處理器，從而節(jié)約主處理器70μA到幾毫安的電耗。更好地了解DSp與MCU各自對優(yōu)化電源的作用是制定何時(shí)將二者在設(shè)計(jì)方案中結(jié)合使用的關(guān)鍵因素。設(shè)計(jì)人員通過將兩個(gè)超低功耗處理器用于完成主處理器周期與監(jiān)控功能，讓它們分別實(shí)現(xiàn)最大化的電源效率，同時(shí)又能獲得獨(dú)特的性能、集成與成本優(yōu)勢，這樣就能使雙低功耗處理器系統(tǒng)的電池使用壽命超過單個(gè)處理器系統(tǒng)。DSp的電源DSp芯片設(shè)計(jì)人員采用了眾多低功耗技術(shù)方案，如降低工作電壓、將芯片分為多個(gè)時(shí)鐘域等大多數(shù)方案都是在后臺執(zhí)行的。系統(tǒng)設(shè)計(jì)人員不必過多控制這些特性就能獲得相關(guān)優(yōu)勢。不過，在DSp選擇過程中，系統(tǒng)設(shè)計(jì)人員要對應(yīng)用的執(zhí)行方式發(fā)揮充分的作用。在選擇最佳DSp時(shí)，應(yīng)考慮以下四個(gè)重要特性?！癫捎么笕萘科洗鎯ζ鳎涸趹?yīng)用一般功耗基礎(chǔ)上，每次執(zhí)行片外存儲器調(diào)用時(shí)都要消耗額外的電源。如果使用外部RAM，就必須為其持續(xù)供電，這是一個(gè)連續(xù)的耗電過程?！襁x擇能高度控制外設(shè)的DSp，因?yàn)檫@直接有利于進(jìn)一步降低功耗：數(shù)種DSp能在外設(shè)處于非工作狀態(tài)時(shí)自動將片上外設(shè)關(guān)斷，或允許系統(tǒng)設(shè)計(jì)人員手動管理外設(shè)狀態(tài)。不過這種特性在粒度性上有一定局限?！襁x擇可提供多種待機(jī)狀態(tài)的DSp：選項(xiàng)越多，從長遠(yuǎn)來看節(jié)電性能就越好。●選擇可提供開發(fā)軟件的DSp，以專用于優(yōu)化電源并最小化功耗：所選工具應(yīng)能輕松縮放芯片的電壓與頻率，管理電源狀態(tài)，測量并分析功耗，從而評估各種可選的設(shè)計(jì)方案。MCU的電源優(yōu)化MCU以實(shí)現(xiàn)低功耗工作的最佳起點(diǎn)是采用超低功耗工藝來制造MCU，從而可將晶體管的漏電流銳減至極低的水平。高性能工藝技術(shù)會造成DSp的功耗加大，與此相對應(yīng)，專為降低功耗而優(yōu)化的半導(dǎo)體工藝則可能限制MCU的峰值處理性能。時(shí)鐘速度是最顯而易見的局限性。例如，TI的MSp430F20xx是低引腳數(shù)的MCU系列產(chǎn)品，如圖2所示，能夠利用其獨(dú)特的超低功耗振蕩器（VLO）技術(shù)來實(shí)現(xiàn)低至500nA的待機(jī)模式電流、最高速度為16MHz的優(yōu)異特性。VLO技術(shù)使MSp430F20xx能在超低功耗待機(jī)模式下完全自動控制時(shí)鐘速度，同時(shí)無須外接組件就能實(shí)現(xiàn)自動喚醒功能，從而使煙霧檢測器或家庭溫控裝置等系統(tǒng)能夠在不更換電池的情況就能持續(xù)工作10年之久。

圖2MSp430F20xxMCU結(jié)構(gòu)圖

在其實(shí)現(xiàn)500nA待機(jī)功耗時(shí)，還能確保支持所有器件的故障保護(hù)安全特性，例如，既能實(shí)現(xiàn)超低功耗又能實(shí)現(xiàn)可靠性極高的系統(tǒng)的零功耗掉電復(fù)位（BOR）功能。在VLO推出之前，設(shè)計(jì)人員不得不采用外部晶振或振蕩器電路來實(shí)現(xiàn)超低待機(jī)功耗。VLO無須使用外部組件就能減少系統(tǒng)組件數(shù)，降低成本，縮小板級空間，而這些都是便攜式應(yīng)用的關(guān)鍵需求。與此形成對比的是，以TMS320C5506DSp為例，其待機(jī)功耗為10μA，是上述技術(shù)待機(jī)功耗的20倍之多。